Logotipo IEE
Logotipo IEE
Logotipo Proteus
El portal de internet en español dedicado a la herramienta de diseño electrónico PROTEUS.
Presentación de ARES.

ARES es la herramienta de la suite Proteus dedicada al diseño de placas de circuito impreso (PCB). Está plenamente integrada con la herramienta ISIS.

Una vez diseñado en ISIS el esquema electrónico, se genera automáticamente la lista de redes (NETLIST). Una red es un grupo de pines interconectados entre sí y la lista de redes es una lista con todas las redes que forman nuestro diseño. ARES es capaz de recibir esta lista de redes para diseñar, a partir de ella, nuestra placa de circuito impreso. De esta forma nos aseguramos que nuestra placa tendrá unidos entre sí los pines de forma idéntica a como los hemos definido en nuestro esquema electrónico.

Cualquier modificación que realicemos en nuestro esquema, podrá ser reenviado desde ISIS a ARES donde aparecerán resaltados los cambios que se hayan producido. De esta forma la modificación y rediseño de nuestra placa se realizará de forma mucho más simple y segura.

Al igual que ISIS era capaz de enviar su listas de redes a programas de terceras partes, también ARES es capaz de importar listas de redes procedentes de otros programas que utilicen los formatos estándar Tango o Multiwire.



Uso de Base de datos de redes de alta resolución 32bits.

Ares es una herramienta que facilita la realización de los más complejos diseños de circuitos impresos gracias a su utilización de una base de datos de redes de alta resolución de 32 bits. Con esta técnica se posibilita la colocación de elementos con una resolución lineal de 10 nanometros en placas de circuito impreso de hasta 20m. Además, cualquier componente puede ser rotado con una resolución angular de 0,1 grados. Por todo ello, Ares es una herramienta ideal para realizar placas con trazados de pistas de altísima densidad.

Ejemplo de PCB de alta densidad



Gestión de lista de redes con los trazos de unión y vectores de fuerza.

Durante la fase de colocación de elementos, ARES muestra, como parte de su sistema de ayuda al diseño, los trazos de unión y vectores de fuerza según la lista de redes definida en ISIS.

Una red (net) es un grupo de pines interconectados entre sí y la lista de redes (netlist) es una lista con todas las redes que forman nuestro diseño. El término trazo de unión (ratsnest) es usado para describir el trazo que se visualiza en pantalla para mostrar las conexiones entre los pines definidas en la lista de redes. Estos trazos unen los pines interconexionados con rectas y su objetivo no es representar las pistas de cobre finales, sino indicar qué pines deben unirse entre sí.

Ejemplo de trazos de unión y vectores de fuerza

Por último, con el término, vectores de fuerza, designamos unos vectores que se representan en pantalla para ayudar a la disposición final de los elementos. Estos vectores se muestran en forma de flechas amarillas con origen en el componente y que apuntan a la dirección hacia donde debería desplazarse el componente para obtener los trazos de unión del menor tamaño y, por lo tanto, también las pistas de menor longitud.

Con estas dos herramientas la tarea de colocar los diferentes componentes se simplifica considerablemente, al disponerse de la información visual de los trazos de unión y vectores de fuerza.

Tanto los trazos de unión como los vectores de fuerza se actualizan en tiempo real cada vez que se desplaza cualquier componente.

Los trazos de unión se actualizan también automáticamente durante el proceso de generación de rutas. Cada vez que se añade una nueva pista, el correspondiente trazo de unión desaparecerá. Igualmente, si borramos alguna pista, reaparecerá el correspondiente trazo de unión.

Además el sistema da completo soporte a las modificaciones que se realicen en el diseño. Cualquier cambio que se produzca en el diseño del circuito electrónico hecho en ISIS, en cuanto se actualice en ARES al traspasarle la nueva lista de redes, será resaltado automáticamente por ARES indicando exactamente que componentes y pistas se han visto afectadas.



Librería de encapsulados.

Actualmente en los diseños se utilizan dos grandes familias de componentes electrónicos según su formato de encapsulado. Los convencionales (through hole) y los de montaje superficial (SMD).

Ejemplo de huellas ARES se suministra con una extensa y completa librería que incluye los formatos de encapsulado de la mayoría de los componentes convencionales como circuitos integrados, transistores, diodos, resistencias, etc. La información del encapsulado incluye, como es lógico, la huella (footprint) del componente.

También se incluye las librerías con los formatos de encapsulado de los componentes SMD estandarizados en el mercado para componentes electrónicos discretos y circuitos integrados.

Además ARES incorpora herramientas para la creación directa de las huellas de nuevos componentes que no se incluyan en las librerías estándar suministradas. Estas herramientas soportan las facilidades habituales de dibujo en las herramientas avanzadas de diseño 2D.



Posicionado autómatico de componentes.

ARES cuenta con poderosas herramientas para el posicionado automático de componentes. Con ellas es posible diseñar de forma completa una placa de circuito impreso con el mínimo esfuerzo por parte del diseñador.

Ejemplo de configuración del auto-posicionador

También se contempla como alternativa, la posibilidad de realizar una pre-colocación de los componentes considerados críticos y dejar que ARES realice el resto del trabajo.



Generación automática de pistas.

ARES incorpora un avanzado trazador automático de pistas basado en rejilla. Su potencia, rapidez y flexibilidad permite generar todas las rutas de nuestra placa de circuito impreso con pistas de cualquier grosor, utilizando vías de cualquier ancho, a 90 o 45 grados y gestionando desde una a ocho capas.

Esta herramienta ha permitido a ARES verse colocado a la cabeza de la categoría A en comparativas de software de diseño de PCB (Revista Electronics And Wireless World Enero de 1997).

La selección del rango del tamaño de la rejilla utilizada permite al usuario alcanzar un compromiso entre la densidad de pistas y la velocidad de ejecución de la herramienta de trazado automático. Es posible alcanzar incluso densidades de dos y tres pistas entre las diferentes coronas (pads) de un circuito integrado.

Ejemplo de un problema de fan-out El trazador automático de pistas incorpora rutinas especiales para el tratamiento de elementos SMD con separación entre pines menores a 25 o 50 milésimas de pulgadas. Si no fuera por estas rutinas especiales, los pines quedarían situados fuera de la rejilla base y no se podrían unir las pistas a las coronas de cada patilla del componente.

La técnica conocida con el nombre de "romper y reintentar" (rip-up & retry) permite borrar y recolocar las pistas de forma autómatica permitiendo completar la operación de auto-trazado en la mayoría de las tarjetas de densidad media con pistas de 25 a 50 milésimas de pulgada.

La innovadora técnica utilizada permite reducciones en el número de vías necesarias de hasta cuatro veces en comparación con los trazadores de costo medio presentes en el mercado.

Finalmente, se puede ordenar ejecutar una última operacion de mejora denominada tidy-pass que reduce ambos, la longitud de las pistas y el número de vías utilizadas. Con ella, además, se logran mejoras sustanciales en la calidad estética de nuestra placa de circuito impreso.



Trazado y modificación manual de pistas.

Para trazar una nueva pista no es necesario seguir los trazos de unión existentes. ARES permite colocar pistas donde se desee. Cuando ARES detecte que dos pines han sido correctamente enlazados con una pista, automáticamente borrará el trazo de unión correspondiente.

Cuando se desee modificar una pista existente, se puede redibujar una nueva ruta para esa pista o borrar cualquier trozo de pista existente, independientemente del método utilizado para su creación. Comandos especiales están disponibles para modificar de forma sencilla el ancho de cualquier pista o para moverla de una capa a otra.

Ejemplo de un cuello en una pista

Si al trazar manualmente una pista entre dos obstáculos, como por ejemplo, dos coronas de un circuito integrado, ARES detecta que el ancho de esa pista provoca que se supere la distancia mínima de separación fijada entre pistas y coronas, ARES, automáticamente, crea una cuello más estrecho en la pista para cumplir las reglas de diseño.

Ejemplo de un curva en una pista

El trazado de pistas con forma de curva es tan sencillo como presionar la tecla CTRL mientras se genera la pista con el ratón. El radio y la distancia del arco se modificarán automáticamente para adaptarse a la posición donde situemos el puntero del ratón.



Potente herramienta de gestión de superficies de disipación.

En muchos circuitos electrónicos se utilizan zonas extensas de cobre para disipar el calor. Estas superficies de disipación (power-planes), pueden ser sencillamente gestionadas desde ARES.

Ejemplo de regiones poligonales: parte 1

Se puede crear regiones poligonales de cualquier forma definidas como superficies de disipación. Cuando se utiliza esta opción, ARES, de forma totalmente automática, crea una superficie de la forma deseada manteniendo las distancias definidas de separación entre las pistas y coronas existentes dentro de la nueva zona con la nueva superficie creada.

Ejemplo de regiones poligonales: parte 2

Si despues de crear una superficie de disipación, se coloca un nuevo elemento dentro de la zona, ARES, de forma totalmente automática, genera a su alrededor el espacio necesario para mantener las distancias definidas de separación entre las pistas y coronas con la superficie creada.

Ejemplo de regiones poligonales: parte 3

Si se usa la herramienta de trazado autómatico de pistas después de colocar una superficie de disipación, ARES sabe trazar las pistas cortando la superficie de disipación por donde haga falta de forma inteligente y manteniendo en todo momento las distancias de separación definidas entre pistas y superficies.



Chequeo autómatico de las reglas de diseño.

ARES chequea, de forma autómatica, el cumplimiento de las reglas de diseño prefijadas, cada vez que se realiza cualquier operación automática o manualmente. Así por ejemplo, si se traza una nueva pista manualmente, ARES comprueba que se han respetado todas las reglas de diseño, mecánicas y eléctricas. Si alguna de ellas se ha violado, ARES presenta en la parte baja de la pantalla un mensaje de aviso. Haciendo un doble click con el ratón sobre el aviso, se mostrará una ventana indicando el tipo de error sucedido y automáticamente se situará sobre el lugar de nuestro diseño donde se ha producido el error.



Representación de los circuitos en 3 dimensiones.

Ares incluye ahora un motor de presentaciones en 3D en las versiones más altas (nivel 2 o superior), posibilitando la visualización en tres dimensiones de nuestra tarjeta antes de realizar el prototipo. Esta capacidad no solo ayuda en el diseño de la placa, sino que también proporciona información de su posible altura.

Visualizar su diseño final en tres dimensiones es ahora sólo un problema de ejecutar un par de pulsaciones de ratón.

Imagen de un pcb en 3d

Podemos disponer de diferentes vistas de la imagen visualizada, girarla, hacer zoom sobre ella, etc. También podemos seleccionar el nivel de detalle de la visualización.

Cuando invocamos el comando visualización en 3D en diseños construídos con versiones anteriores de Proteus, la herramienta creará extrusiones en 3D de color rojo, indicando de esta manera que no existe modelo en 3D para ese componente.

Placa en 3D con extusión en rojo.

ARES permite asignar en la información de los componentes, ficheros en formato *.3ds con la información necesaria para realizar una rendereización en tres dimensiones. Además se incluye una herramienta para realizar estos formatos.

Definición de parámetros 3D para un condensador.



Presentación de los resultados.

Además de poder imprimir el resultado final de nuestro trabajo utilizando las impresoras definidas en Windows, ARES dispone de un driver optimizado HPGL para ploters de plumilla y un conjunto completo de herramientas para los fabricantes de placas de circuito impreso.

Se puede generar ficheros de salida cumpliendo el estándar GERBER en su versión clásica RS274D y la más nueva RS274X. Además también se pueden generar ficheros en formato ASCII con listados de componentes y sus posiciones y orientaciones para ser utilizados en maquinaria de posicionamiento de componentes con destino a su soldadura.

Se incluye un visor de ficheros con formato GERBER, para poder comprobar que los ficheros generados con este formato contienen la información esperada.

logotipo de IEE
logotipo de IEE
Ingeniería Eléctrica Electrónica, S.A.
Polígono Industrial Vega de Baiña, nº22
33682 Mieres - Principado de Asturias - España
Tlf.: +34 985 44 69 71 Fax.: +34 985 44 69 72
Correo electrónico: mail@ieespain.com ...... Web: www.ieespain.com